В файле system-verilog, который мне дали, есть include для файла заголовка Verilog ( .vh ). Когда я вручную запускаю симуляцию в Modelsim, я обычно захожу в свойства файла (вкладка «Verilog & SystemVerilog») и включаю каталог, в котором хранится...

Я работаю над своими первыми кодами Verilog: я определил некоторые макросы определения ADDR1, ADDR2, `ADDR3 ... количество этих макросов определения отличается для каждого проекта. В моем коде я написал цикл как: for (i=0;...